Proof theory and a validation condition generator for VHDL
Authors:
Luis Sánchez Fernández;Peter T. Breuer;Carlos Delgado Kloos
Affiliations:
Departamento de Ingeniería de Sistemas Telemáticos, Universidad Politécnica de Madrid, ETSI Telecomunicación;Departamento de Ingeniería de Sistemas Telemáticos, Universidad Politécnica de Madrid, ETSI Telecomunicación;Departamento de Ingeniería de Sistemas Telemáticos, Universidad Politécnica de Madrid, ETSI Telecomunicación
Venue:
EURO-DAC '94 Proceedings of the conference on European design automation