A refinement calculus for VHDL

• Authors:

• P. Breuer;C. Delgado Kloos;N. Martínez Madrid;L. Sánchez;A. Marín

• Affiliations:

• Departamento de Ingeniería de Sistemas Telematicos, ETSI Telecomunicación, Universidad Politécnica de Madrid, Ciudad Universitaria, E-28040 Madrid, Spain;Departamento de Ingeniería de Sistemas Telematicos, ETSI Telecomunicación, Universidad Politécnica de Madrid, Ciudad Universitaria, E-28040 Madrid, Spain;Departamento de Ingeniería de Sistemas Telematicos, ETSI Telecomunicación, Universidad Politécnica de Madrid, Ciudad Universitaria, E-28040 Madrid, Spain;Departamento de Ingeniería de Sistemas Telematicos, ETSI Telecomunicación, Universidad Politécnica de Madrid, Ciudad Universitaria, E-28040 Madrid, Spain;Departamento de Ingeniería de Sistemas Telematicos, ETSI Telecomunicación, Universidad Politécnica de Madrid, Ciudad Universitaria, E-28040 Madrid, Spain

• Venue:
• EURO-DAC '96/EURO-VHDL '96 Proceedings of the conference on European design automation
• Year:
• 1996