A gate resizing technique for high reduction in power consumption

  • Authors:
  • P. Girard;C. Landrault;S. Pravossoudovitch;D. Severac

  • Affiliations:
  • Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier, UMR 5506 Universite Montpellier II/CNRS, 161 rue Ada, 34392 Montpellier Cedex 05, France;Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier, UMR 5506 Universite Montpellier II/CNRS, 161 rue Ada, 34392 Montpellier Cedex 05, France;Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier, UMR 5506 Universite Montpellier II/CNRS, 161 rue Ada, 34392 Montpellier Cedex 05, France;Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier, UMR 5506 Universite Montpellier II/CNRS, 161 rue Ada, 34392 Montpellier Cedex 05, France

  • Venue:
  • ISLPED '97 Proceedings of the 1997 international symposium on Low power electronics and design
  • Year:
  • 1997

Quantified Score

Hi-index 0.00

Visualization

Abstract